岗位职责：
1.负责芯片数字后端全流程设计，包括Floorplan（布局规划）、Power Plan（电源规划）、Placement（单元布局）、CTS（时钟树综合）、Routing（布线）等关键环节。
2.开展物理验证工作，使用相关工具进行DRC（设计规则检查）、LVS（版图与原理图一致性检查）、ERC（电气规则检查）等。
3.进行时序分析与优化，基于静态时序分析（STA）工具，分析时序瓶颈，通过调整布局、优化时钟树等方式解决时序违例，确保芯片满足时序要求。
4.与前端设计、验证、物理实现等团队紧密协作，理解设计需求和约束条件，反馈后端设计中的问题并协同解决，推动项目顺利进行。
5.编写后端设计相关文档，包括设计报告、流程规范等，记录设计过程和关键参数，为后续项目提供参考。
任职要求：
1.微电子、集成电路、电子工程等相关专业本科及以上学历，3年以上芯片数字后端设计经验，具有28nm CMOS数字后端设计与工程投产经验。
2.熟悉数字后端设计流程，掌握Synopsys IC Compiler、Cadence Innovus等布局布线工具，以及PrimeTime等时序分析工具。
3.具备良好的时序分析、功耗优化和物理问题解决能力。
4.具备良好的问题解决能力和团队协作精神，能够高效工作，善于沟通与协调，确保项目的顺利推进。