主要职责 (Key Responsibilities) Ÿ 计算内存架构设计： 主导面向存内/近存计算场景的NPU宏观及微观架构设计，确保计算单元与我们的内存技术实现协同。 Ÿ 内存与计算的深度融合： 与内存设计团队紧密合作，定义NPU与内存阵列（Memory Array）之间的高带宽、低延迟数据通路和交互机制，最大化数据本地性优势。 Ÿ 工作负载分析与优化： 专注于内存密集型（Memory-Intensive）AI工作负载，如推荐系统、向量数据库、图计算、大规模数据分析等，分析其特性并转化为对硬件架构的特定要求。 Ÿ PPA优化： 在内存产品严格的功耗和散热预算（Thermal Budget）下，进行性能、功耗、面积（PPA）权衡与优化，实现业界能效（TOPS/W）。 Ÿ 系统级接口定义： 定义和设计计算内存产品与主机（Host CPU/GPU）的接口和通信协议，尤其关注并利用CXL (Compute Express Link) 等新兴互联技术，确保系统级的高效集成。 Ÿ ISA与软件协同： 与软件和编译器团队合作，定义一套简洁高效的指令集（ISA），使上层应用能够无缝、高效地利用存内计算带来的优势。 Ÿ 前瞻性研究： 跟踪PIM/PNM领域的最新学术研究和行业动态，探索新的架构范式，并将其融入公司的技术路标。 任职基本要求 (Basic Qualifications): Ÿ 计算机科学、电子工程、微电子或相关领域的硕士或博士学位。 Ÿ 7年以上的高性能计算或半导体行业从业经验。 Ÿ 在以下两个领域中，至少精通其一，并对另一领域有深入的理解： – 高性能处理器/AI加速器架构： 丰富的CPU/GPU/NPU架构设计经验。 – 先进的内存系统架构： 深入理解DDR, LPDDR, HBM, 3D-DRAM等内存技术和内存控制器（Memory Controller）设计。 Ÿ 具备从系统级需求出发，进行微架构定义和PPA建模分析的能力。 Ÿ 熟悉数字逻辑设计流程和Verilog/SystemVerilog。